(11)Publication number:

08-181107

(43)Date of publication of application: 12.07.1996

(51)Int.Cl.

Journing 1713

H01L 21/3065 C23F 4/00 // H01J 37/07 H01L 21/265

(21)Application number : 06-317921

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

21.12.1994

(72)Inventor: SASAKI TOMOYUKI


NAKAGAWA SATOSHI

MIHASHI AKIO

(54) SEMICONDUCTOR MANUFACTURING DEVICE AND METHOD

(57)Abstract:

PURPOSE: To avoid the charge up damage in plasma etching step. CONSTITUTION: In parallel flat plate reaction ion etching device, a peripheral ring 15 made of ceramic etc., is provided on the periphery of a lower electrode 11. A wafer 13 and the lower electrode 11 are composed to be provided in parallel with each other through the intermediary of a spacer 13. At this time, the voltage to be impressed with the the wafer 13 can be lowered by increasing the gap D between the wafer 3 and the lower electrode 11. Furthermore, the DC voltage generated in a plasma 17 can be divided into the three parts of the capacitance of the space 18 between the lower electrode 11 and the wafer 13, a blocking capacitor 16 and the wafer 13 thereby enabling the deterioration and breakdown of the semiconductor device due to the charge up to be avoided.



LEGAL STATUS

[Date of request for examination]

07.07.2000

[Date of sending the examiner's decision of

20.08.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3408345

[Date of registration]

14.03.2003

[Number of appeal against examiner's decision of

2002-18136

rejection

[Date of requesting appeal against examiner's decision of rejection]

19.09.2002

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-181107

(43)公開日 平成8年(1996)7月12日

| (51) Int.Cl. ⁶ | | 戲別記号 | 庁内整理番号 | FI | | | | | | 技術表示箇所 |
|---------------------------|---------|------|--------|-----|-------|---------|----|------|----|--------|
| H01L | 21/3065 | | | | | | | | | |
| C 2 3 F | 4/00 | Α | | | | | | | | |
| // H01J | 37/07 | | | | | | | | | |
| | | | | н | 0 1 L | 21/ 302 | ; | | С | |
| | | | | | | 21/ 265 | i | | N | |
| | | | 審査請求 | 农铺未 | 開求引 | の数3 | OL | (全 4 | 頁) | 最終頁に続く |


| (21)出顧番号 | 特數平 6-317921 | (71)出題人 | 000005821 | |
|----------|---------------------|---------|------------------|------|
| | | J | 松下電器產業株式会社 | |
| (22)出顧日 | 平成6年(1994)12月21日 | | 大阪府門真市大字門真1006番地 | |
| | | (72)発明者 | 佐々木 智幸 | |
| | | | 大阪府門真市大字門真1006番地 | 松下電器 |
| | | | <u> </u> | |
| | | (72)発明者 | 中川 職 | |
| | | | 大阪府門真市大字門真1006番地 | 松下電器 |
| | | | 産業株式会社内 | |
| | | (72)発明者 | 三橋 章男 | |
| | | | 大阪府門真市大字門真1006番地 | 松下電器 |
| | | | 産業株式会社内 | |
| | | (74)代理人 | 弁理士 前田 弘 (外2名) | |

(54) 【発明の名称】 半導体製造装置及び半導体製造方法

(57)【要約】

【目的】 プラズマエッチングにおけるチャージアップ ダメージを防止する。

【構成】 平行平板型反応性イオンエッチング装置で、下部電極11の周辺に、セラミック等からなる周辺リング15を設置している。ウエハー13はこの周辺リング15上に設置し、ウエハー13と下部電極11は空間18を介して平行に設置するように構成されている。このとき、ウエハー13と下部電極11との間隔Dを増加させることによってウエハー13に印加する電圧を低減できる。また、プラズマ17中で発生する直流電圧を下部電極11とウエハー13との間の空間18の静電容量と、ブロッキングコンデンサ16とウエハー13とに分散させることにより、チャージアップによる半導体装置の劣化や破壊を防止することができる。



1

【特許請求の疑囲】

【請求項』】 髙周波電力が供給される電極によりチャ ンバ内の友応ガス中でウエハーのエッチングを行うよう にした半事体製造装置において、

前記高周波電力を供給する電極と平行にかつ所定間隔の 空間を介してウエハーを配置するように構成されている ことを特徴とする半導体製造装置。

【請求項2】 電極とウエハーとの間隔が10μm~2 mmの範囲であることを特徴とする請求項1記載の半導 体製造装置。

【請求項3】 高周波電力が供給される電極によりチャ ンバ内の皮応ガス中でウエハーのエッチングを行う半導 体製造方法において、

前記ウエハーを、前記電極と平行にかつ空間を介して配 置して、そのエッチングを行うことを特徴とする半導体 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、プラズマを有する半導 体製造装置及び製造方法に関するものである。

[0002]

【従来の技術】近年、半導体装置の高密度化や高集積化 に伴い、その高度の加工精度がますます求められるよう になってきた。そのため、特にパターン精度が求められ る工程では、陰極降下電位(セルフバイアス)を利用し た反応性イオンエッチングが用いられている。

【0003】図3に平行平板型の反応性イオンエッチン グ装置を示す。 反応ガスが供給されるチャンバ34内に は下部電極31が設置され、この下部電極31には、ブ ロッキングキャパシタ36を介して例えば13.56M 30 Hzの高周波電力RFを印加している。また、ウエハー 33は前記下部電極31上に配置されている。35は下 部電極31周りに配置された周辺リングである。上部電 極32は確記下部電極31上方にそれと平行に設置され てアースされている。そして、チャンバー34内に反応 ガスを流し、高周波電力を印加してウエハー33に対す るエッチングを行うと、プラズマ37中で陰極降下電位 (セルフバイアスという)が発生する。

[0004]

【発明が解決しようとする課題】ところが、前記従来の 40 ものでは、エッチング状態で下部電極31は上部電極3 2に対して負に帯電し、ウエハー33に直流電圧が印加 される。その結果、MOSトランジスタ等に電荷が蓄積 され、その劣化や破壊を引き起こすことが問題になって

【0005】本発明は斯かる点に鑑みてなされたもの で、その目的は、前記の問題を解決しようとすることに ある.

[0006]

【課題を解決するための手段】本発明は前記目的を達成 50 【0014】図2は、13.56MHzの高周波電力を

するため、平行平板型の反応性イオンエッチング装置に おいて、ウエハーを空間を介して下部電極と平行に配置 することとした。

【0007】すなわち、請求項1の発明では、高周波電 力が供給される電極によりチャンバ内の反応ガス中でウ エハーのエッチングを行うようにした半導体製造装置に おいて、前記高周波電力を供給する電極と平行にかつ所 定間隔の空間を介してウエハーを配置するように構成す

【0008】請求項2の発明では、前記電極とウエハー 10 との間隔を10µm~2mmの範囲とする。

【0009】請求項3の発明では、高周波電力が供給さ れる電極によりチャンバ内の反応ガス中でウエハーのエ ッチングを行う半導体製造方法において、前記ウエハー を、前記電極と平行にかつ空間を介して配置してそのエ ッチングを行う。

[0010]

【作用】前記の構成により、請求項1又は3の発明で は、プラズマ中で発生する直流電圧が電極とウエハーと の間の空間の静電容量と、ブロッキングコンデンサとウ エハーとに分散される。その結果、ウエハー上の半導体 装置のチャージアップダメージの発生が防止される。

【0011】請求項2の発明では、電極とウエハーとの 間隔が10μmから2mmの範囲であるので、前記効果 が有効に得られる。

[0012]

【実施例】以下、本発明の実施例について図面を参照し ながら説明する。図1は本発明の一実施例に係る平行平 板型反応性イオンエッチング装置を断面構造で示す。図 1において、14はチャンバで、その側壁には反応ガス が供給されるガス供給部14aと、反応後の排気が排出 される排気口146とが開口されている。11はチャン バ14内下部に設置された下部電極で、アルミニウム合 金(例えばJIS合金番号5052)等からなり、この 下部電極11に対しブロッキングキャパシタ16を介し て高周波出力RF(13.56MHz)が印加される。 チャンバ14内上部には前記下部電極11上方に上部電 極12が下部電極11と平行になるように設置され、こ の上部電極12はアースされている。

【0013】前記下部電極11の周辺には、セラミック 等からなる周辺リング15が設置されている。この周辺 リング15上にウエハー13が設置され、この周辺リン グ15によりウエハー13は下部電極11に対し所定の 間隔Dを有する空間18を介して平行に配置されるよう に構成されている。このとき、ウエハー13と下部電極 11との間隔Dにより、ウエハー13に印加される電圧 が変化する。また、ウエハー13と下部電極11との間 は真空である。17は反応ガスにより形成されるプラズ マである。

3

印加したときにウエハー13にかかる印加電圧を示している。尚、このとき、シリコン酸化膜のエッチング条件として一般的な以下の条件を用いた。反応ガスとして、CHF3ガスを90sccm、またO2ガスを30sccmをそれぞれ流し、その圧力は250mTorrとし、印加した高周波電力(13.56MHz)は400Wとした。このとき、高周波電力が大きければ大きいほど、ウエハー13への印加電圧が大きくなる。また、ウエハー13は6インチを用いた。

【0015】この図2をみると、ウエハー13と下部電 10極11との間隔Dが0 μ mのときには印加電圧が12~14V、また同間隔Dが10 μ mで印加電圧は6~7V、さらに20 μ m以上で印加電圧は0Vというように、ウエハー13と下部電極11との間隔Dの増加に従ってウエハー13に印加される電圧が低減している。また、このとき、ウエハー13と下部電極11とで形成されるキャパシタの静電容量は、その間隔Dが10 μ mのときに88.6 μ F/cm2(15648 μ F/6インチウエハー)、また間隔Dが20 μ mのときに44.3 μ F/cm2(7824 μ F/6インチウエハー)とな 20る(真空の誘電率は8.85×10-12 C2/Nm²とする)。

【0016】つまり、ウエハー13と下部電極11との間隔Dを20μm以上にすると、ウエハー13への印加電圧が略0Vになることが判る。これは、プラズマ17中で発生する直流電圧を下部電極11とウエハー13との間の空間18の静電容量と、ブロッキングコンデンサ16とウエハー13とに分散させるためであると考えられる。

【0017】MOSトランジスタ等の半導体装置が、製 30 造工程で直流電圧が印加されて電荷が蓄積されると、劣化や破壊を引き起こすことは知られている。特に、ゲート酸化膜の膜厚が10nm以下のMOSトランジスタでは、5~10Vの印加電圧でも劣化や破壊が生じる。半導体装置の劣化や破壊を防ぐためには、ウエハーへの印可電圧を5V以下にしなくてはならない。そこで、この実施例では、ウエハー13と下部電極11との間隔Dを10μm以上にするように平行に設置することにより、

4

半導体装置の劣化や破壊を防止することができる。

【0018】尚、前記実施例では、下部電極11とウエハー13との間を真空としたが、下部電極11とウエハー13との間にHe等のガスを入れてもよく、同様の作用効果が得られることは言うまでもない。

【0019】また、前記実施例では、下部電極11とウエハー13との間隔Dを10μmから30μmとしたが、周辺リング15の加工精度から0.5mmから2mm程度としても同様の効果が得られる。

0 [0020]

【発明の効果】以上説明したように、請求項1又は2の発明によると、イオンエッチングを用いた半導体の製造装置又は製造方法において、プラズマ上で発生する印加電圧を下部電極上の絶縁膜又は下部電極とウエハーとの間の静電容量と、ブロッキングコンデンサとウエハーとに分散させるようにしたことにより、ウエハー上の半導体装置のチャージアップダメージを低減することができる

【0021】請求項2の発明によると、電極とウエハー 20 との間隔を10μmから2mmの範囲としたことによ り、前記効果が有効に得られる。

【図面の簡単な説明】


【図1】本発明の一実施例における平行平板型の反応性 イオンエッチング装置の断面図である。


【図2】実施例における下部電極及びウェハー間の間隔 とウエハーへの印加電圧との関係を示す特性図である。


【図3】従来の平行平板型の反応性イオンエッチング装置の断面図である。

【符号の説明】

- 0 11 下部電板
 - 12 上部電極
 - 13 ウエハー
 - 14 チャンバー
 - 15 周辺リング
 - 16 ブロッキングコンデンサ
 - 17 プラズマ
 - 18 空間
 - D 間隔







フロントページの続き

.: .:

(51) Int. Cl. ⁶ H O 1 L 21/265

識別記号 广内整理番号

FΙ

技術表示箇所